ハードウェアロックステップと Split-Lock コア:ARM Cortex-A78AE と Cortex-R52

自動運転のコンピューティングは相反する二つの要件に直面しています。カメラ画像処理には圧倒的な並列処理能力が求められる一方、シャシー制御には絶対的な機能安全が不可欠です。ARM Cortex-A78AE/R52 の Split-Lock 技術は、ブート時に「並列処理優先の Split モード」と「安全優先の Lockstep モード」を動的に選択可能にすることで、この難問を解決しました。

Split モード対 Lockstep モード:シリコン利用効率のトレードオフ

Split モードでは、4 コア構成のクラスタが 4 つの独立した 64 ビット CPU として動作し、インフォテインメントやマルチカメラ映像処理に最大の MIPS を発揮します。一方 Lockstep モードでは、コア 0 と 1、コア 2 と 3 がそれぞれペアを組み、論理コア数は半減するものの、ハードウェア比較器が常時全命令を照合し、追加の外部安全チップなしで ASIL-D 認証を直接達成します。

ドメインポートフォリオを見る